Modelowanie i analiza układów SoC typu open source dla systemów cyberfizycznych małej mocy

Naukowcy z Uniwersytetu w Bolonii, ETH Zurich i Uniwersytetu Kalifornijskiego w San Diego opublikowali artykuł zatytułowany „TOP: Towards Homogeneous Open and Heterogeneous Predictable Oil Companies”.

podsumowanie:

„Zapewnienie przewidywalności w czasie rzeczywistym w nowoczesnych systemach na chipach (SoC) jest coraz ważniejszym problemem w wielu obszarach zastosowań, takich jak motoryzacja, robotyka i automatyka przemysłowa. Skuteczne podejście obejmuje modelowanie i rozwój komponentów sprzętowych, takich jak połączenia wzajemne i zasoby pamięci współdzielonej, ocenić lub wymusić ich zachowanie Nieuniknione Niestety, te adresy IP są często źródłami zamkniętymi, a badania te ograniczają się do pojedynczych modułów, które należy później zintegrować z adresami IP stron trzecich w bardziej złożone SoC, co utrudnia dokładność i zakres modelowania i szkodzi ogólnej przewidywalności.Wraz z pojawieniem się architektur zestawu instrukcji Open Source (RISC-V) i sprzętu komputerowego otwierają się znaczące możliwości zmiany tego status quo.,W tym badaniu przedstawiono innowacyjną metodologię modelowania i analizowania stanu open source the-art (SoA) dla systemów cyberfizycznych o niskim poborze mocy. Nasze podejście modeluje i analizuje pełny zestaw adresów IP typu open source w układach SoC. Następnie zapewnia wszechstronną analizę całej architektury. Weryfikujemy tę metodologię na podstawie próbka heterogenicznej architektury RISC-V o małej mocy poprzez symulację RTL i implementację FPGA, co zmniejsza pesymizm w określaniu czasu obsługi transakcji przechodzących przez architekturę od 28% do 1%, czyli znacznie mniej w porównaniu z podobnymi przebiegami SoA. ”

Znajdować Karta techniczna tutaj. Opublikowano w styczniu 2024 r. (wersja przeddrukowa). GitHub: https://github.com/pulp-platform/soc_model_rt_analogy

Valiente, Luca, Francesco Restuccia, Davide Rossi, Ryan Kastner i Luca Benigni. „TOP: W stronę otwartych, heterogenicznych i przewidywalnych koncernów naftowych.” Przedruk arXiv arXiv:2401.15639 (2024).

Powiązane lektury
Identyfikacja opóźnień czasowych w złożonych układach SoC
Urządzenia monitorujące obwód stają się niezbędne do zrozumienia przyczyn awarii w czasie i w realistycznych warunkach pracy.
Weryfikacja mikroarchitektury RISC-V
Weryfikacja procesora to znacznie więcej niż tylko upewnienie się, że instrukcje działają, ale branża opiera się na ograniczonej bazie wiedzy i kilku dedykowanych narzędziach.
Anatomia symulacji systemu
Zrównoważenie korzyści modelu z powiązanymi z nim kosztami jest trudne, ale staje się jeszcze trudniejsze w przypadku połączenia różnych modeli.